Zur Beschleunigung von Berechnungen in CPUs verfügen diese üblicherweise über schnelle Zwischenspeicher, die wiederholtes Lesen und Schreiben in den Hauptspeicher (Arbeitsspeicher) beschleunigen sollen. Diese Caches sind oft hierarchisch in Stufen oder Levels aufgebaut. In modernen CPUs ist diese Hierarchie meist inklusiv, d.h. jede weitere Stufe des Caches hält redundant die Daten der jeweils vorherigen Levels.
In den aktuellen x86-64 Architekturen von Intel ist der Level-3 (L3) Cache nicht inklusiv, d.h. Daten in L1 und L2 sind nicht zwingend im L3-Cache enthalten. In dieser Arbeit soll untersucht werden, wie sich der Cache auf diesen Architekturen auf niedriger Ebene verhält. Fragen, die sich dabei Stellen:
Wünschenswert sind gute Kenntnisse in C oder anderen systemnahen Sprachen, aber diese können sich auch im Rahmen der Bachelorarbeit angeeignet werden.