Enriching a Hardware Locality Graph with Latency and Bandwidth Measurements

Abstract:

Diese Arbeit hat das Messen und Hinzufügen von Messdaten der Latenz und Bandbreite zum Speicher (DRAM, Cache) als Eigenschaften eines Graphen, welcher die Hardware-Topologie eines Rechensystems repräsentiert, zum Ziel.

Gemessen werden Core-to-Core Latenzen und Bandbreiten in Abhängigkeit der Lokalität der Cores. Beteiligte Cores befinden sich dabei entweder innerhalb des selben Rechenknotens, oder auf entfernten Rechenknoten. Verwendet werden hierfür verschiedene moderne Rechenarchitekturen des Leibniz Rechenzentrums. Die gewonnenen Informationen können dazu dienen die Prozess- oder Threadplatzierung in Abhängigkeit des Kommunikationsmusters einer parallelen Anwendung zu Optimieren.

Aufgaben:

• Einarbeitung und Literaturrechereche zum Thema Hardware-Topologie und Speicher
• Implementierung von geeigneten Szenarien zur Messung der Zielmetriken
• Integration der Messdaten in einen Graphen unter Nutzung einer vom Lehrstuhl entwickelten C++ Bibliothek.
• Die Messdaten sollen mithilfe neu entwickelter Funktionalität:

1. Gemessen und dem Graphen hinzugefügt werden können
2. In einem geeigneten Format in einer Datenbank abgelegt werden können
3. Aus der Datenbank entnommen werden können

Optional:

• Beschreibung von Use-Cases
• Optimierung eines Use-Case mithilfe der Messdaten
• Erweiterung auf GPUs

Nützliche Vorerfahrung:

• Kenntnisse in Kommunikationssystemen (Interconnect Topologies)
• Kenntnisse im HPC-Bereich:
• Message Passing Interface (MPI)
• Hardware Locality (HWLOC)
• GPU Programmierung (CUDA, HIP)
• Programmierung mit C oder C++

Betreuer:

• Sergej Breiter